삼성전자, 세계 최초 HBM4 양산…하반기 HBM4E 샘플 출하 계획

박혜연 기자

phy@datanews.co.kr | 2026.02.12 16:30:50

▲삼성전자 HBM4 양산 출하 / 사진=삼성전자

삼성전자는 세계 최초로 업계 최고 성능을 갖춘 차세대 고대역폭 메모리 ‘HBM4’의 양산 및 출하를 시작했다고 12일 밝혔다.

이번 HBM4 제품은 개발 단계부터 국제 반도체 표준(JEDEC) 기준을 상회하는 목표를 설정해 개발됐으며, 업계 최선단 공정인 ‘1c D램(10나노급 6세대)’을 선제적으로 도입한 것이 특징이다. 이를 통해 재설계 과정 없이 초기부터 안정적인 수율과 압도적인 성능을 확보했다.

황상준 삼성전자 메모리개발담당 부사장은 "삼성전자 HBM4는 기존에 검증된 공정을 적용하던 전례를 깨고 1c D램 및 Foundry 4나노와 같은 최선단 공정을 적용했다"며, "공정 경쟁력과 설계 개선을 통해 성능 확장을 위한 여력을 충분히 확보함으로써, 고객의 성능 상향 요구를 적기에 충족할 수 있었다"고 말했다.

삼성전자는 HBM4 기술 경쟁력 강화를 위해 1c D램을 적용하는 한편, 베이스 다이의 특성을 고려해 성능과 전력 효율 측면에서 유리한 4나노 공정을 적용했다.

그 결과 삼성전자 HBM4는 JEDEC 업계 표준인 8Gbps를 약 46% 상회하는 11.7Gbps의 동작 속도를 안정적으로 확보했다. 이는 전작 HBM3E의 최대 핀 속도인 9.6Gbps 대비 약 1.22배 향상된 수치이며, 최대 13Gbps까지 구현이 가능해 AI 모델 규모가 커질수록 심화되는 데이터 병목을 효과적으로 해소할 것으로 기대된다.

또한 단일 스택 기준 총 메모리 대역폭을 전작 대비 약 2.7배 향상된 최대 3.3TB/s 수준으로 끌어올려, 고객사 요구 수준인 3.0TB/s를 상회하는 성능을 확보했다. 용량은 12단 적층 기술을 통해 24GB~36GB를 제공하며, 향후 16단 적층 기술을 적용해 최대 48GB까지 확장할 계획이다.

▲삼성전자 HBM4 제품 / 사진=삼성전자

삼성전자는 데이터 전송 I/O(Input/Output) 핀 수가 1024개에서 2048개로 확대됨에 따라 발생하는 전력 소모와 열 집중 문제를 해결하기 위해 코어 다이에 저전력 설계 기술을 적용했다.

또한 TSV 데이터 송수신 저전압 설계 기술 적용과 전력 분배 네트워크(PDN) 최적화를 통해 전 세대 대비 에너지 효율을 약 40% 개선했으며, 열 저항 특성은 약 10%, 방열 특성은 약 30% 향상시켰다. 이를 통해 고객사는 GPU 연산 성능을 극대화하는 동시에 서버 및 데이터센터 단위의 전력 소모와 냉각 비용을 절감하는 효과를 거둘 수 있다.

삼성전자는 로직, 메모리, 파운드리, 패키징까지 아우르는 세계 유일의 '원스톱 솔루션' IDM 기업으로서의 강점을 활용한다. 파운드리 공정과 HBM 설계 간의 긴밀한 DTCO 협업을 통해 최고 수준의 제품을 지속 개발할 계획이며, 자체 선단 패키징 역량으로 공급망 리스크 최소화 및 생산 리드타임 단축 경쟁력을 갖췄다.

이 회사는 2026년 HBM 매출이 2025년 대비 3배 이상 증가할 것으로 보고 생산 능력을 선제적으로 확대하고 있다. 업계 최대 수준의 D램 생산능력과 클린룸 기반으로 수요 확대에 유연하게 대응하고 있으며, 2028년 가동될 평택사업장 2단지 5라인을 핵심 거점으로 활용해 안정적인 공급 대응 역량을 확보해 나갈 예정이다.

삼성전자는 HBM4에 이어 2026년 하반기 HBM4E 샘플 출하를 계획하고 있다. 또한 2027년부터는 고객사별 요구에 맞춘 'Custom HBM'의 순차 샘플링을 시작할 예정이다. HBM4 양산 과정에서 확보한 1c 공정 기반의 품질과 공급 안정성은 향후 고부가 제품으로의 전환 과정에서도 핵심 경쟁 요소가 될 전망이다.

박혜연 기자 phy@datanews.co.kr