삼성전자, 세계 최초 GAA 기술 적용한 3나노 파운드리 양산

5나노 대비 전력 45%↓ 성능 23%↑ 면적 16%↓…고성능·저전력 HPC용 시스템 반도체, 모바일 SoC 등 적용 확대

▲(왼쪽부터) 삼성전자 파운드리사업부의 정원철 상무, 구자흠 부사장, 강상범 상무가 화성캠퍼스 3나노 양산라인에서 3나노 웨이퍼를 들어보이고 있다. / 사진=삼성전자


삼성전자는 GAA(Gate-All-Around) 기술을 적용한 3나노(nm, 나노미터) 파운드리 공정 기반의 초도 양산을 시작했다고 30일 밝혔다.

삼성전자는 3나노 공정의 고성능 컴퓨팅(HPC)용 시스템 반도체를 초도 생산한데 이어, 모바일 SoC 등으로 확대해 나갈 예정이다.

삼성전자는 이번에 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널 4개면을 게이트가 둘러 싸는 형태인 차세대 GAA 기술을 세계 최초로 적용했다.

GAA 기술은 채널의 3개면을 감싸는 기존 핀펫 구조와 비교해 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 반도체 핵심 기술로 손꼽힌다.

또 삼성전자는 채널을 얇고 넓은 모양의 나노시트 형태로 구현한 독자적 MBCFET GAA 구조도 적용했다.

나노시트의 폭을 조정하면서 채널의 크기도 다양하게 변경할 수 있으며, 기존 핀펫 구조나 일반적인 나노와이어 GAA 구조에 비해 전류를 더 세밀하게 조절할 수 있어 고성능·저전력 반도체 설계에 장점이 있다.

삼성전자는 나노시트 GAA 구조 적용과 함께 3나노 설계 공정 기술 공동 최적화를 통해 PPA(Power:소비전력, Performance:성능, Area:면적)를 극대화했다.

삼성전자 3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소를 실현하고, GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35% 축소가 가능하다.

삼성전자는 앞으로 고객 요구에 최적화된 PPA, 극대화된 전성비(단위 전력당 성능)를 제공하며, 차세대 파운드리 서비스 시장을 주도해 나갈 계획이다.

공정이 미세화되고 반도체에 더 많은 기능과 높은 성능이 담기면서 칩의 설계와 검증에도 점점 많은 시간이 소요된다.

삼성전자는 시높시스(Synopsys), 케이던스(Cadence) 등 SAFE 파트너들과 함께 3나노 공정 기반의 반도체 설계 인프라·서비스를 제공함으로써 고객들이 빠른 시간에 제품 완성도를 높일 수 있도록 시스템을 강화해 나갈 계획이다.

최시영 삼성전자 파운드리사업부장(사장)은 "앞으로도 차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다"고 말했다.

이윤혜 기자 dbspvpt@datanews.co.kr

[ⓒ데이터저널리즘의 중심 데이터뉴스 - 무단전재 & 재배포 금지]

×
맨 위로